

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 11-243214

(43)Date of publication of application : 07.09.1999

(51)Int.Cl.

H01L 29/84
G01P 15/125

(21)Application number : 10-045255

(71)Applicant : NIPPON TELEGR & TELEPH CORP
<NTT>

(22)Date of filing : 26.02.1998

(72)Inventor : HIRATA AKIHIKO
MACHIDA KATSUYUKI
MAEDA MASAHIKO
KURAKI OKU


(54) MANUFACTURE OF MICROSCOPIC STRUCTURE

(57)Abstract:

PROBLEM TO BE SOLVED: To flatten the surface of a microscopic structure, by a method wherein an upper sacrifice film and a lower sacrifice film are selectively removed by etching on the condition that the rate of etching of the upper sacrifice film is high in comparison with the rate of etching of a material constituting the microscopic structure, and the rate of etching of the upper sacrifice film is high in comparison with the rate of etching of the lower sacrifice film.

SOLUTION: An upper sacrifice film 104 is formed of a P-type SiN film. As a lower sacrifice film 103 is formed of a SOG film by a SOG method, the surface of the film 103 can be flatly formed. In the case where these films 104 and 103 are etched with a CF₄/O₂ plasma, the rate of etching of the P-type SiN film is 5 times higher than that of the SOG film. The film 104 is etched away earlier than the film 103 in comparison with the film 103.

Accordingly, the upper surface of the film 103 results in being exposed to an etchant in dry etching and the film 103 is removed even by etching 302 from the upper part of the film 103. Owing to this, the synthetic rate of etching of the film 103 is quickened. A flattening of the upper and lower sacrifice films and a shortening of the time of a removal treatment of the sacrifice films can be contrived.



LEGAL STATUS

[Date of request for examination]

18.01.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3441358

[Date of registration] 20.06.2003

[Number of appeal against examiner's decision
of rejection]

[Date of requesting appeal against examiner's
decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

* NOTICES *

JPO and NCIP are not responsible for any
damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
- 3 In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] It has the substructure object and the up structure which carries out movable which was formed on the substrate and equipped with the electrode. In the manufacture approach of the microstructure which manufactures the microstructure which, as for said up structure, at least the part has been arranged in the upper part of said substructure object, and estranged said up structure from said substructure object, and it had The 1st process which forms a substructure object on said substrate, and the 2nd process which forms the lower sacrifice film on said substrate including said substructure object so that the front face may become flat, The 3rd process which forms the up sacrifice film on said lower sacrifice film, and said lower sacrifice film and the up sacrifice film a part The 4th process which forms said up structure on said up sacrifice film so that a side face may be exposed, As compared with the ingredient which constitutes said microstructure, the direction of said up sacrifice film and said lower sacrifice film with a high etching rate And the manufacture approach of a microstructure that the direction of said up sacrifice film is characterized by having the 5th process which removes alternatively said up sacrifice film and said lower sacrifice film by etching of the high conditions of an etching rate as compared with said lower sacrifice film

[Claim 2] It has the substructure object and the up structure which carries out movable which was formed on the substrate and equipped with the electrode. In the manufacture approach of the microstructure which manufactures the microstructure which, as for said up structure, at least the part has been arranged in the upper part of said substructure object, and estranged said up structure from said substructure object, and it had The 1st process which forms a substructure object on said substrate, and the 2nd process which forms the lower sacrifice film on said substrate including said substructure object so that the front face may become flat,

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-243214

(43)公開日 平成11年(1999)9月7日

(51)Int. Cl.⁴

識別記号

F I

H 0 1 L 29/84

H 0 1 L 29/84

Z

G 0 1 P 15/125

G 0 1 P 15/125

審査請求 未請求 請求項の数5 O L (全 8 頁)

(21)出願番号 特願平10-45255

(22)出願日 平成10年(1998)2月26日

(71)出願人 000004226

日本電信電話株式会社

東京都新宿区西新宿三丁目19番2号

(72)発明者 枚田 明彦

東京都新宿区西新宿三丁目19番2号 日本

電信電話株式会社内

(72)発明者 町田 克之

東京都新宿区西新宿三丁目19番2号 日本

電信電話株式会社内

(72)発明者 前田 正彦

東京都新宿区西新宿三丁目19番2号 日本

電信電話株式会社内

(74)代理人 弁理士 山川 政樹


最終頁に続く

(54)【発明の名称】 微小構造体の製造方法

(57)【要約】

【課題】 微小構造体にダメージを与えることなく、平坦な可動部分を形成できるようにする。

【解決手段】 SOG法により形成した下部犠牲膜103上にプラズマCVD法で形成したシリコン窒化物(P-SiN)からなる上部犠牲膜104を形成し、この上に、上部電極108を形成する。



【特許請求の範囲】

【請求項1】 基板上に形成されて電極を備えた下部構造体および可動する上部構造体を備え、前記上部構造体はその少なくとも一部が前記下部構造体の上部に配置され、かつ、前記上部構造体は前記下部構造体より離間して備えられた微小構造体を製造する微小構造体の製造方法において、
前記基板上に下部構造体を形成する第1の工程と、
前記下部構造体を含む前記基板上に下部犠牲膜をその表面が平坦となるように形成する第2の工程と、
前記下部犠牲膜上に上部犠牲膜を形成する第3の工程と、
前記下部犠牲膜および上部犠牲膜の一部側面が露出するように前記上部犠牲膜上に前記上部構造体を形成する第4の工程と、
前記微小構造体を構成する材料に比較して前記上部犠牲膜および前記下部犠牲膜の方がエッチングレートの高い、かつ、前記下部犠牲膜に比較して前記上部犠牲膜の方がエッチングレートの高い条件のエッチングにより前記上部犠牲膜および前記下部犠牲膜を選択的に除去する第5の工程とを備えたことを特徴とする微小構造体の製造方法。

【請求項2】 基板上に形成されて電極を備えた下部構造体および可動する上部構造体を備え、前記上部構造体はその少なくとも一部が前記下部構造体の上部に配置され、かつ、前記上部構造体は前記下部構造体より離間して備えられた微小構造体を製造する微小構造体の製造方法において、
前記基板上に下部構造体を形成する第1の工程と、
前記下部構造体を含む前記基板上に下部犠牲膜をその表面が平坦となるように形成する第2の工程と、
前記下部犠牲膜上に上部犠牲膜を第3の工程と、
前記下部犠牲膜および上部犠牲膜の一部側面が露出するように前記上部犠牲膜上に前記上部構造体を形成する第4の工程と、
前記微小構造体を構成する材料および前記下部犠牲膜に比較して前記上部犠牲膜の方がエッチングレートの高い条件のエッチングにより前記上部犠牲膜を除去する第5の工程と、
前記微小構造体を構成する材料に比較して前記下部犠牲膜の方がエッチングレートの高い条件のエッチングにより前記下部犠牲膜を除去する第6の工程とを備えたことを特徴とする微小構造体の製造方法。

【請求項3】 請求項1または2記載の微小構造体の製造方法において、

前記第5の工程のエッチングはドライエッチングであることを特徴とする微小構造体の製造方法。

【請求項4】 請求項2記載の微小構造体の製造方法において、

前記第6の工程のエッチングはドライエッチングである

ことを特徴とする微小構造体の製造方法。

【請求項5】 請求項1～4いずれか1項記載の微小構造体の製造方法において、
前記第1の工程の後の前記第2の工程の前に、前記下部構造体を覆うように保護膜を形成することとを特徴とする微小構造体の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】この発明は、下部構造体と上部構造体とを備えた微小構造体の製造方法に関する。

【0002】

【従来の技術】近年、ICプロセス技術を活用することにより、半導体基板上に微細な梁構造を作製することで、半導体センサーやアクチュエーターなど可動部を有する微小素子（微小構造体）を作製した例が多数報告されている。この手法により形成された微小素子は、基本的にはLSI製造と同じ技術により形成される。したがって、これら微小素子は、それらの駆動回路あるいは検出回路との集積が容易であるという利点を有している。また、大量生産が可能であるため、製造コストが安価なこと、および、微細構造を容易に形成できること等の利点を有する。ここで、従来よりある微小構造体の製造方法について、その一例を示す。ここでは、基板と垂直方向の加速度を測定するための加速度センサーを作製した例について説明する。

【0003】まず、図4（a）に示すように、絶縁性基体401上に下部電極402a、402bを形成する。次に、図4（b）に示すように、絶縁性基体401および下部電極402a、402b上に犠牲膜403を形成する。ついで、図4（c）に示すように、犠牲膜403にスルーホール404を形成する。ついで、図4（d）に示すように、スルーホール404内を埋め込み下部電極402bに接続する支持梁405および支持梁405とつながっている可動電極406を同時に形成する。これら支持梁405と可動電極406とで上部電極407が構成される。そして、図4（e）に示すように、犠牲膜403を除去することで、可動電極406は支持梁405により空中に支えられた構造となり、可動部を有した上部電極407が形成されることになる。

【0004】しかし、スパッタ法やCVD法で形成される犠牲膜403aでは、図5（a）に示すように、下部電極402等の下地の形状を反映するため、犠牲膜403の平坦化は実現できず、犠牲膜403a上には、形状が複雑な上部電極407aが形成されることになる。上述した加速度センサーにおいては、図5（a）に示すように、平坦でない上部電極407aの場合は、下部電極402および上部電極407aの間の容量変化量と、検出される加速度との逆数が線形ではなくなる。この問題を解決するため、図5（b）に示すように、表面が平坦化する形成法を用いた犠牲膜403bを使用し、この上

に平坦化された上部電極407bを形成する必要がある。現在のSiプロセスで使用されている材料の中で、スピナーオンーグラス法により形成したシリコン酸化物による膜(SOG膜)は、表面が平坦に形成できるため、この技術を用いて作製すれば、図5(b)に示すように、犠牲膜403上に形成される上部電極407の形状も平坦化される。

【0005】しかし、図4(e)に示したように、犠牲膜は最終的には除去する必要がある。ここで、図6を用い、上述した微小構造体製造時において用いた犠牲膜の除去に関して説明する。なお図6(a)は、図4に示した微小構造体平面図を示し、図4は、そのAA'断面を示したものである。そして、図6(b)、(c)は、図6(a)のBB'断面を示している。このような微小構造体製造における犠牲膜除去では、図6(b)および図6(c)に示す状態を経て、最終的に犠牲膜403がすべて除去されることになる。すなわち、その初期段階では、図6(c)に示すように、上部に上部電極407等がない領域の基板401表面が露出しても、上部電極407下部の犠牲膜403は残っている。そして、上部電極407等がない領域の基板401表面が露出してから、基板401に対して水平方向へのエッチングにより犠牲膜403の除去が行われることになる。

【0006】そのとき、基板401表面が露出するまでの垂直方向のエッチング量601は1 μ m程度であるのに対し、上述した水平方向のエッチング量602(図6(c))は数十 μ mにも及ぶ場合がある。したがって、微小構造体製造の際に単位時間あたりのエッチング量(エッチングレート)が少ない物質を犠牲膜に使用すると、犠牲膜除去処理が長時間になる。そして、このような場合、次に示すような問題が発生することになる。まず、第1に、犠牲膜除去処理において、支持梁や可動電極などの微小構造体を構成する物質と、除去対象である犠牲膜を構成する物質との間で、十分なエッチング選択比が得られない場合、犠牲膜除去処理時に微小構造体の構成物質までエッチングされ、その形状が設計した形状から大きく異なることになる。また、第2に、エッチング時間が長くなるため、犠牲膜除去処理により、微小構造体を構成する物質の表面が酸化されるなど変質してしまう。

【0007】このため、微小構造体を構成する物質に対してエッチングレートが大きい物質を、犠牲膜に用いる必要がある。また、微小構造体の構成物質と選択比が大きくとれるエッチング除去処理条件を用いる必要がある。また、Siプロセスで微小構造体を形成する場合、使用可能な犠牲膜の材料および犠牲膜除去処理に制限が生じる。例えば、一般には、薬液を使用するウェット処理の方が、選択比が大きくとれる条件を設定することが可能となる。しかしながら、微小構造体の構造が超微細になってくると、ウェット処理により犠牲膜を除去した

後、下部電極と可動電極とが密着し、これが乾燥した後も離間せずに微小構造体が機能しなくなるという問題が生じる。

【0008】したがって、上述した犠牲膜の除去はプラズマを用いたドライ処理を用いることになる。このプラズマ処理を用いる場合、プラズマにより生成した活性種の中で電荷を持たないラジカルを用いたエッチングを利用することになる。この場合、例えば、前述した犠牲膜を平坦に形成することが可能なSOG膜は、エッチングレートが0.1 μ m/minと比較的小さいため、これを除去するためにはエッチング時間が長くなる。この結果、前述したように、微小構造体の構成物質も大きくエッチングされてしまう。

【0009】

【発明が解決しようとする課題】すなわち、従来では、平坦化が可能な材料を犠牲膜に用いた場合、その除去に時間がかかり、微小構造体の構成物質にダメージを与えてしまう。一方、犠牲膜にP-SiNを用いる場合、このP-SiNは、エッチングレートは0.5 μ m/minと非常に大きいので、その除去にはあまり時間がかからない。しかしながら、この材料を用いた場合、図5(a)に示したように、下層に電極などがあると犠牲膜を平坦に形成することができない。

【0010】この発明は、以上のような問題点を解消するためになされたものであり、微小構造体にダメージを与えることなく、平坦な可動部分を形成できるようにすることを目的とする。

【0011】

【課題を解決するための手段】この発明の微小構造体の製造方法は、基板上に形成されて電極を備えた下部構造体および可動する上部構造体を備え、上部構造体はその少なくとも一部が下部構造体の上部に配置され、かつ、上部構造体は下部構造体より離間して備えられた微小構造体を製造する微小構造体の製造方法においてなされたものであり、まず、基板上に下部構造体を形成し、次に、下部構造体を含む基板上に下部犠牲膜をその表面が平坦となるように形成し、次に、下部犠牲膜上に上部犠牲膜を形成し、下部犠牲膜および上部犠牲膜の一部側面が露出するように上部犠牲膜上に上部構造体を形成し、次に、微小構造体を構成する材料と比較して上部犠牲膜および下部犠牲膜の方がエッチングレートの高い、かつ、下部犠牲膜に比較して上部犠牲膜の方がエッチングレートの高い条件のエッチングにより上部犠牲膜および下部犠牲膜を選択的に除去するようにした。したがって、まず、上部犠牲膜は平坦な状態の上に形成されるので、その表面は平坦に形成され、結果として、上部構造体も平坦な状態の上に形成されることになる。そして、上部犠牲膜と下部犠牲膜の除去では、下部犠牲膜のエッチングレートが上部犠牲膜に比較して低くても、下部犠牲膜は横方向に加え上部方向からもエッチングされるよ

うになる。また、この発明の微小構造体の製造方法は、まず、基板上に下部構造体を形成し、次に、下部構造体を含む基板上に下部犠牲膜をその表面が平坦となるように形成し、次に、下部犠牲膜上に上部犠牲膜を形成し、次に、下部犠牲膜および上部犠牲膜の一部側面が露出するように上部犠牲膜上に上部構造体を形成し、次に、微小構造体を構成する材料および下部犠牲膜に比較して上部犠牲膜の方がエッチングレートの高い条件のエッチングにより上部犠牲膜を除去し、そして、微小構造体を構成する材料に比較して下部犠牲膜の方がエッチングレートの高い条件のエッチングにより下部犠牲膜を除去するようにした。したがって、まず、上部犠牲膜は平坦な状態の上に形成されるので、その表面は平坦に形成され、結果として、上部構造体も平坦な状態の上に形成されることになる。そして、下部犠牲膜は横方向に加え上部方向からもエッチングされるようになる。

【0012】

【発明の実施の形態】以下この発明の実施の形態を図を参照して説明する。

実施の形態1

はじめに、本発明の第1の実施の形態を示す。図1は、積層構造にした犠牲膜を用いたこの発明の実施の形態1における微小構造体の製造工程を示す要部断面図である。なお、本実施の形態では基板と垂直方向の加速度を測定するための加速度センサーを製作した例を示す。まず、図1(a)に示すように、絶縁性の基板101上に、例えばアルミニウムからなる下部電極102a、102bを形成する。これは、例えば、基板101上にスパッタ法によりアルミニウム膜を膜厚0.3μm程度に成膜し、これを公知のフォトリソグラフィ技術およびエッチング技術で加工することにより形成すればよい。

【0013】次に図1(b)に示すように、絶縁性基板101および下部電極102a、102b上に、下部犠牲膜103を膜厚0.3μmに形成する。この下部犠牲膜103の形成に関して、より詳細に説明すると、SOG材料であるシリコンアルコキシドを加水分解および脱水縮合させることにより形成したゾルを、下部電極102a、102bを含む絶縁性基板101上にスピンコートで塗布してそのゾルによる膜を形成する。この後、酸素プラズマ処理および400℃での熱処理を行うことにより、ゾルによる膜をシリコン酸化膜とすることにより下部犠牲膜103を形成する。このように、下部犠牲膜103はSOG法により形成したので、図1(b)に示すように、下部犠牲膜103は表面が平坦に形成できる。

【0014】次に、図1(c)に示すように、プラズマCVD法で形成したシリコン窒化物(P-SiN)からなる上部犠牲膜104を膜厚0.4μm程度に形成する。次に、図1(d)に示すように、公知のフォトリソグラフィ技術およびエッチング技術により、下部電極1

02b上部にあたる位置にスルーホール105を形成する。そして、図1(e)に示すように、スルーホール105内を埋め込み下部電極102bに接続する支持梁106を形成し、また、この支持梁106に接着して接続する可動電極107を形成する。ここで、支持梁106および可動電極107は、例えばアルミニウムから構成し膜厚0.5μm程度に形成する。これら支持梁106と可動電極107とで上部電極108が構成される。

【0015】そして、図1(f)に示すように、下部犠牲膜103および上部犠牲膜104を除去する。この除去は、例えば、CF₄ガスとO₂ガスとの混合ガスによるCF₄/O₂プラズマを用いたドライエッチングにより行う。このとき、エッチング処理室に対するCF₄ガスの流量は240sccm、O₂ガスの流量は10sccmとした。また、そのエッチング処理室における圧力は1Torrとし、プラズマを発生させるためのマイクロパワーは300Wとした。

【0016】ここで、図1(e)での構造の第2の電極6の下部にある積層構造の下部犠牲膜103および第2の犠牲膜4をエッチングする際の模式図を図6に示す。上述した条件のCF₄/O₂プラズマでエッチングする場合、P-SiNの方がSOG膜よりエッチングレートが5倍大きい。図3に示すように、上部電極108下部の上部犠牲膜104は、上部が上部電極108により覆われているため、垂直方向のエッチングは起こらず、上部電極端部からの横方向のエッチング301により除去される。また、下部犠牲膜103においても、エッチングの初期段階では、やはり横方向のエッチングにより除去されていく。

【0017】ここで、上部犠牲膜104はP-SiNで構成してあるため、SOG膜から構成された下部犠牲膜103に比較して先にエッチング除去される。したがって、下部犠牲膜103はその上面がドライエッチングにおけるエッチャントに暴露することになり、上方向からのエッチング302にも除去される。このため、下部犠牲膜103は上方向と横方向の両方からエッチングされるため、総合的なエッチング速度が速くなる。この結果、P-SiNからなる上層犠牲膜104が上部に配置されていることで、SOG膜からなる下部犠牲膜103の除去速度は、それが単層の場合と比較して5倍となる。この結果エッチング時間も1/5ですむ。そして、このように、下部犠牲膜103と上部犠牲膜104とを除去することで、可動電極107は支持梁106により空中に支えられた構造となり、可動部を有した上部電極108が形成されることになる。

【0018】このように、この実施の形態1によれば、平坦化が可能な材料からなる膜と、エッチングレートが高い材料からなる膜との2層で犠牲膜を構成するようにしたので、犠牲膜の平坦化と犠牲膜除去処理の短時間化をはかることができる。なお、この実施の形態1では、

下部犠牲膜103にSOGを、上部犠牲膜104にP-SiNを使用した。これに限るものではない。下部犠牲膜には、複雑な工程を必要とせずに平坦化可能な膜を用い、この上の上部犠牲膜には、微小構造体を構成する部材と比較してエッチングレートが十分に大きい材料を用いるようにすればよく、他の物質の組み合わせても構わないことは言うまでもない。また、上記実施の形態1では、犠牲膜除去処理に CF_4/O_2 プラズマを使用した。これに限るものではなく、下部犠牲膜および上部犠牲膜を除去することができ、上部犠牲膜のエッチングレートが微小構造体を構成する部材と比較して十分に大きい処理を用いるようにすればよい。

【0019】実施の形態2

次に、この発明の第2の実施の形態を示す。図2は、この発明の第2の実施の形態における微小構造体の製造工程を示す要部断面図である。この実施の形態2においても、加速度センサーを例にとり説明する。まず、図2(a)に示すように、絶縁性の基板201上に、例えばアルミニウムからなる下部電極202a、202bを形成する。これは、例えば、基板201上にスパッタ法によりアルミニウム膜を膜厚0.3 μm 程度に成膜し、これを公知のフォトリソグラフィ技術およびエッチング技術で加工することにより形成すればよい。加えて、この実施の形態2では、それらの上に、例えば、ECRプラズマCVD法により形成したシリコン酸化物(ECR-SiO_2)からなる保護膜203を形成する。

【0020】次に、図2(b)に示すように、その保護膜203上に、ポリイミドからなる下部犠牲膜204を膜厚0.5 μm に形成する。これは、ポリイミドをワニス状態で保護膜203上にスピン塗布し、これを熱硬化させればよい。このポリイミドからなる膜は、塗布するだけで表面を平坦に形成できる。次に、図2(c)に示すように、プラズマCVD法で形成したシリコン窒化物(P-SiN)からなる上部犠牲膜205を膜厚0.4 μm 程度に形成する。次に図2(d)に示すように、公知のフォトリソグラフィ技術およびエッチング技術により、下部電極202b上部にあたる位置にスルーホール206を形成する。

【0021】そして、図2(e)に示すように、スルーホール206内を埋め込み下部電極202bに接続する支持梁207を形成し、また、この支持梁207に接着して接続する可動電極208を形成する。ここで、支持梁207および可動電極208は、例えばアルミニウムから構成し、膜厚0.5 μm 程度に形成する。これら支持梁207と可動電極208とで上部電極209が構成される。次に、図2(f)に示すように、上部犠牲膜205をエッチング除去する。これは、例えば、 CF_4 ガスと O_2 ガスとの混合ガスによる CF_4/O_2 プラズマを用いたドライエッチングにより行う。

【0022】このとき、エッチング処理室に対する CF

F_4 ガスの流量は240sccm、 O_2 ガスの流量は10sccmとした。また、そのエッチング処理室における圧力は1Torrとし、プラズマを発生させるためのマイクロ波パワーは300Wとした。この CF_4/O_2 プラズマでエッチングする場合、P-SiNの方がポリイミドよりエッチングレートが6倍大きい。このため、このドライエッチングでは、図2(f)に示すように、上部犠牲膜205はほぼ除去されるが、下部犠牲膜204はわずしかエッチングされない。

【0023】次に、図2(g)に示すように、 O_2 プラズマにより、下部犠牲膜204をエッチング除去する。この下部犠牲膜204は有機材料であるポリイミドから構成されている。このため、下部犠牲膜204は O_2 プラズマにより容易に除去できる。また、このエッチングでは、下部犠牲膜204上部が露出しているため、より早くエッチングが完了する。これに対し、この O_2 プラズマでは、無機材料は殆どエッチングできないため、保護膜203や他の微小構造体の部材は、殆どエッチングされない。しかし、あまりエッチング処理時間が長いと、他の微小構造体の部材表面が酸化されるなどダメージを受けることもある。しかし、この実施の形態2によれば、下部犠牲膜204の除去段階では、その表面が露出しているため、エッチング除去処理がより迅速に行え、それらダメージを抑制することができる。

【0024】以上示したように、この実施の形態2では、下部犠牲膜にポリイミド膜を用いることで、下層に配線層が存在していても、その表面を平坦に形成できる。そして、そのポリイミドからなる下部犠牲膜の上に、微小構造体を構成する材料よりエッチングされやすい材料からなる上部犠牲膜を備えるようにした。この結果、この実施の形態2によれば、上記実施の形態1と同様に、犠牲膜表面を平坦に形成できるとともに、この犠牲膜の除去処理の短時間化を実現できる。

【0025】ところで、この実施の形態2では、図2に示すように、下部犠牲膜204下に保護膜203を備えるようにした。これば、ポリイミドからなる膜は吸湿性を有するため、下部電極202a、202b上に直接形成すると、下部電極202a、202bを構成する材料によっては腐食するなどの問題が発生する。このため、ポリイミドからなる膜が下部電極202a、202bに直接接触しないように、保護膜203を備えるようにした。なお、下部電極202a、202b上に直接ポリイミドからなる膜を形成しても、それら下部電極202a、202bがダメージを受けない材料で構成されている場合、保護膜を備えなくてもよい。

【0026】なお、上記実施の形態2においては、下部犠牲膜にポリイミドを用いるようにしたが、これに限るものではない。塗布などの簡便な方法により下層の電極などの凹凸を吸収して表面が平坦に形成でき、酸素プラズマによりエッチングできる材料を、下部犠牲膜の形成

に用いられよく、他の有機材料を用いるようにしてもよい。また、上記実施の形態1、2では、犠牲膜として2層の積層構造としたが、これに限るものではなく、3層以上の積層構造でもよい。また、すべての実施の形態において犠牲膜を2層にする目的が除去処理の短時間化と平坦化の両立であったが、本発明によれば下部構造の保護や、密着性の確保等、他の目的を同時に実現するような犠牲膜を選択できるようになることは言うまでもない。

【0027】

【発明の効果】以上説明したように、この発明では、基板上に形成されて電極を備えた下部構造体および可動する上部構造体を備え、上部構造体はその少なくとも一部が下部構造体の上部に配置され、かつ、上部構造体は下部構造体より離間して備えられた微小構造体を製造する微小構造体の製造方法においてなされたものであり、まず、基板上に下部構造体を形成し、次に、下部構造体を含む基板上に下部犠牲膜をその表面が平坦となるように形成し、次に、下部犠牲膜上に上部犠牲膜を形成し、下部犠牲膜および上部犠牲膜の一部側面が露出するように上部犠牲膜上に上部構造体を形成し、次に、微小構造体を構成する材料に比較して上部犠牲膜および下部犠牲膜の方がエッチングレートの高い、かつ、下部犠牲膜に比較して上部犠牲膜の方がエッチングレートの高い条件のエッチングにより上部犠牲膜および下部犠牲膜を選択的に除去するようにした。また、この発明の微小構造体の製造方法は、まず、基板上に下部構造体を形成し、次に、下部構造体を含む基板上に下部犠牲膜をその表面が平坦となるように形成し、次に、下部犠牲膜上に上部犠牲膜を形成し、次に、下部犠牲膜および上部犠牲膜の一部側面が露出するように上部犠牲膜上に上部構造体を形成し、次に、微小構造体を構成する材料および下部犠牲膜に比較して上部犠牲膜の方がエッチングレートの高い

条件のエッチングにより上部犠牲膜を除去し、そして、微小構造体を構成する材料に比較して下部犠牲膜の方がエッチングレートの高い条件のエッチングにより下部犠牲膜を除去するようにした。したがって、まず、上部犠牲膜は平坦な状態の上に形成されるので、その表面は平坦に形成され、結果として、上部構造体も平坦な状態の上に形成されることになる。そして、下部犠牲膜は横方向に加え上部方向からもエッチングされるようになる。

【0028】この結果、本実施の形態によれば、微小構造体の上部構造体を平坦な状態で形成できる上で、微小構造体の構造体のエッチングや表面の変質が抑制できるようになる。また、エッチングレートの小さな物質も犠牲膜として使用可能となるため、下層犠牲膜に下部構造体の保護や下地との密着性の確保等の機能を持つような物質を使用することが可能となる。

【図面の簡単な説明】

【図1】 この発明の実施の形態1における微小構造体の製造工程を示す要部断面図である。

【図2】 この発明の第2の実施の形態における微小構造体の製造工程を示す要部断面図である。

【図3】 実施の形態1におけるエッチングの状態を説明するための説明図である。

【図4】 従来よりある微小構造体の製造工程を示す要部断面図である。


【図5】 従来よりある微小構造体の製造方法で作製された、微小構造体の要部を示す断面図である。

【図6】 従来よりある微小構造体の製造方法を説明するための説明図である。


【符号の説明】

101…基板、102a、102b…下部電極、103…下部犠牲膜、104…上部犠牲膜、105…スルーホール、106…支持梁、107…可動電極、108…上部電極。


【図5】




【図1】




【図2】




【図3】



【図6】



【 図 4 】



フロントページの続き

(72)発明者 久良木 億
東京都新宿区西新宿三丁目19番2号 日本
電信電話株式会社内